This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

THIS FALL ELLINA (USPTO)

VERIFICATION OF TRANSLATION

International Application PCT/CH 99/00387 of 24.08.1999

I, (Name and address of translator)

Ronald Noll
Rue du Tertre 32
2000 Neuchâtel
Switzerland

am conversant in the English language and I state that the following is a true translation to the best of my knowledge and belief of the International Application No. PCT/CH 99/00387 dated August 24, 1999.

Signature of translator :

Dated: Marin, February 1, 2001

THIS PAGE BLANK (USPTO)

PCT/CH 99/00387

09/763691

SCHWEIZERISCHE EIDGENOSSENSCHAMED 30 AUG 1999 CONFÉDÉRATION SUISSE

CONFEDERAZIONE SVIZZERA

CH99/382

WIPO PCT

Bescheinigung

Die beiliegenden Akten stimmen mit den ursprünglichen technischen Unterlagen des auf der nächsten Seite bezeichneten Patentgesuches für die Schweiz und Liechtenstein überein. Die Schweiz und das Fürstentum Liechtenstein bilden ein einheitliches Schutzgebiet. Der Schutz kann deshalb nur für beide Länder gemeinsam beantragt werden.

Attestation

)

Les documents ci-joints sont conformes aux pièces techniques originales de la demande de brevet pour la Suisse et le Liechtenstein spécifiée à la page suivante. La Suisse et la Principauté de Liechtenstein constituent un territoire unitaire de protection. La protection ne peut donc être revendiquée que pour l'ensemble des deux Etats.

Attestazione

Gli uniti documenti sono conformi agli atti tecnici originali della domanda di brevetto per la Svizzera e il Liechtenstein specificata nella pagina seguente. La Svizzera e il Principato di Liechtenstein formano un unico territtorio di protezione. La protezione può dunque essere rivendicata solamente per l'insieme dei due Stati.

> **PRIORITY DOCUMENT**

2 4. Aug. 1999 Bern,

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

Eidgenössisches Institut für Geistiges Eigentum Institut Fédéral de la Propriété Intellectuelle Istituto Federale della Proprietà Intellettuale

Patentverfahren Administration des brevets Amministrazione die brevetti

U. Kohler

STATE OF THE PARTY OF THE PARTY

la propriété Intellective

Demande de brevet no 1998 1764/98

CERTIFICAT DE DEPOT (art. 46 al. 5 OBI)

L'Institut Fédéral de la Propriété Intellectuelle accuse réception de la demande de brevet Suisse dont le détail figure ci-dessous.

Titre:


Pièce d'horlogerie électronique comportant une indication horaire fondée sur un système décimal.

Requérant: Swatch AG Jakob Stämpflistrasse 94 2500 Biel/Bienne 4

Mandataire: ICB Ingénieurs Conseils en Brevets SA Rue des Sors 7 2074 Marin

Date du dépôt: 28.08.1998

Classement provisoire: G04C



15

Cas 1699 RN/ca

PIECE D'HORLOGERIE ELECTRONIQUE COMPORTANT UNE INDICATION HORAIRE FONDEE SUR UN SYSTEME DECIMAL

La présente invention est relative à une pièce d'horlogerie électronique permettant l'affichage de plusieurs indications horaires. Plus particulièrement, la présente invention est relative à une pièce d'horlogerie permettant l'affichage d'au moins une première indication horaire fondée conventionnellement sur le système <u>H</u>eure-Minute-Seconde (H-M-S) et d'une deuxième indication horaire fondée sur un système décimal.

Il est déjà connu de l'art antérieur, des pièces d'horlogerie électroniques permettant l'affichage d'une pluralité d'indications horaires. Ces pièces d'horlogerie, communément dénommées "pièces d'horlogerie universelles", sont en particulier prévues pour permettre l'affichage d'indications horaires de temps locaux correspondant à différents fuseaux horaires.

De telles pièces d'horlogerie comprennent communément une base de temps, typiquement un oscillateur à quartz délivrant des impulsions à une fréquence relativement élevée, par exemple 32'768 Hz. Un circuit diviseur de fréquence, composé d'une succession de N étages de division binaires (flip-flops) connectés en cascade, est couplé à la base de temps de manière à délivrer des impulsions de commande dont la fréquence est réduite d'un facteur 2^N. Typiquement, ce circuit diviseur de fréquence est composé de N=15 étages de division binaires, de sorte que la fréquence des impulsions délivrées par la base de temps est réduite à 1 Hz. Ces impulsions de commande sont ainsi utilisées pour commander un ou plusieurs affichages des indications horaires.

La division du temps est conventionnellement fondée sur le système H-M-S, c'est-à-dire un système où le jour est divisé en 24 heures, 1 heure étant divisée en 60 minutes, et 1 minute en 60 secondes. Une division du temps fondée sur le système décimal consiste en contrepartie à diviser le jour, non plus selon le schéma conventionnel susmentionné, mais successivement, en dixièmes de jour (équivalent à 2.4 heures ou 144 minutes), eux-mêmes divisés en centièmes de jour (équivalent à 14.4 minutes ou 864 secondes), puis en millièmes de jour (équivalent à 86.4 secondes), etc.

Le système décimal constitue une alternative intéressante au système H-M-S actuellement en vigueur. Ce système permet en particulier de s'affranchir des problèmes de conversion inhérents au format H-M-S. Cette alternative est en outre plus logique et compréhensible pour l'utilisateur déjà coutumier du système décimal.

10

15

20

Il est à noter, en outre, que l'affichage d'une indication horaire fondée sur le système décimal, du fait de son format particulier, se distingue ainsi plus aisément d'une indication horaire conventionnelle fondée sur le système H-M-S. Ceci s'avère particulièrement avantageux dans le cas d'une pièce d'horlogerie permettant l'affichage de plusieurs indications horaires distinctes, car les risques de confusion lors de la lecture de cellesci sont ainsi grandement réduits.

Afin de former une indication horaire fondée sur le système décimal, il est a priori possible d'effectuer périodiquement une opération arithmétique de conversion 25 d'une indication horaire conventionnelle fondée sur le système H-M-S. Cette solution triviale consiste, en d'autres termes, à prévoir des moyens de conversion d'une indication horaire conventionnelle, par exemple en utilisant des moyens de calculs dédiés à cette tâche. On 30 constatera toutefois que cette solution n'est pas adaptée pour être utilisée dans une pièce d'horlogerie car on cherchera de préférence à prévoir des moyens permettant de générer directement des impulsions de commande d'un affichage de l'indication horaire fondée sur le système 35 décimal.

Afin de produire de telles impulsions de commande permettant de former une indication horaire fondée sur le

système décimal, en particulier à une résolution égale au millième ou au dix-millième de jour, il est nécessaire de générer celles-ci à la fréquence adéquate, soit à une fréquence de 1/86.4 Hz ou 1/8.64 Hz respectivement.

5

15

30

Une première solution consiste à prévoir une base de temps supplémentaire permettant de délivrer des impulsions à une fréquence correspondant à un multiple de la fréquence désirée, par exemple 10'000 Hz. Un circuit diviseur de fréquence possédant par exemple un rapport de 10 division équivalent à 86'400 permettrait ainsi de générer des impulsions de commande à une fréquence de 1/8.64 Hz. Cette première solution triviale implique ainsi l'utilisation de deux chaînes de divisions (base de temps + circuit diviseur de fréquence) distinctes. On cherchera toutefois à limiter le nombre de composants nécessaires pour produire les impulsions de commande de l'affichage.

De manière similaire, une deuxième solution consiste à générer des impulsions de commande à la fréquence adéquate, soit par exemple 1/86.4 ou 1/8.64 Hz, en 20 comptant 864 impulsions délivrées à 10 ou 100 Hz respectivement. Ces fréquences sont en effet typiquement disponibles pour des fonctions de chronométrage lorsque celles-ci sont prévues. Il est toutefois peu concevable en pratique, essentiellement pour des raisons de consommation 25 en énergie, de faire fonctionner en permanence, un compteur par 864 commandé par des impulsions à 10 ou 100 Hz.

La présente invention a ainsi pour but de proposer une pièce d'horlogerie électronique dans laquelle des impulsions de commande permettant la formation et l'affichage d'une indication horaire fondée sur le système décimal sont générées à partir des impulsions de commande d'une indication horaire fondée sur le système H-M-S conventionnellement utilisé.

Un autre but de la présente invention est de proposer 35 une pièce d'horlogerie électronique permettant la génération d'impulsions de commande d'un affichage d'une indication horaire fondée sur le système décimal de

fabrication simple et ayant une consommation en énergie réduite.

A cet effet, la présente invention à pour objet une pièce d'horlogerie électronique permettant l'affichage d'au moins une première indication horaire fondée sur le système <u>H</u>eure-<u>M</u>inute-<u>S</u>econde, cette pièce d'horlogerie comprenant une base de temps délivrant des impulsions à un circuit diviseur de fréquence comportant N étages de division binaires et permettant de délivrer des premières impulsions de commande à des premiers moyens d'affichage 10 de ladite première indication horaire, cette pièce d'horlogerie étant caractérisée en ce qu'elle permet en outre l'affichage d'au moins une seconde indication horaire fondée sur un système décimal, cette pièce d'horlogerie comprenant en outre des moyens de génération 15 permettant de délivrer, à partir d'impulsions auxiliaires de commande issues de ladite base de temps, des secondes impulsions de commande à des seconds moyens d'affichage de ladite seconde indication horaire.

Un avantage de la présente invention réside dans le fait qu'il est possible d'adapter l'électronique d'une pièce d'horlogerie conventionnelle de sorte qu'elle permette l'affichage d'une indication horaire fondée sur le système décimal, et ceci à moindre frais.

Un autre avantage de la présente invention réside dans le fait que les moyens mis en oeuvre pour générer les secondes impulsions de commandes de l'indication horaire fondée sur le système décimal sont peu coûteux et simple de fabrication.

D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description détaillée qui suit, faite en référence aux dessins annexés donnés uniquement à titre d'exemple et dans lesquels :

 la figure 1 présente un schéma bloc simplifié
 d'une pièce d'horlogerie constituant un premier mode de réalisation de la présente invention;

30

- la figure 2 présente un schéma bloc simplifié d'une pièce d'horlogerie constituant un second mode de réalisation de la présente invention;
- les figures 3a et 3b présentent des vues en plan de pièces d'horlogerie selon la présente invention illustrant différentes possibilités d'affichage des indications horaires;
- la figure 4 présente un organigramme de mise en oeuvre d'une première variante de réalisation des moyens
 de génération permettant de délivrer les impulsions de commande de l'affichage de l'indication horaire fondée sur le système décimal;
 - la figure 5 présente une seconde variante de réalisation des moyens de génération permettant de délivrer les impulsions de commande de l'affichage de l'indication horaire fondée sur le système décimal;

- les figures 5a à 5c présentent des exemples d'application de la seconde variante de réalisation des moyens de génération 14 illustrée à la figure 5;
- 20 la figure 6 présente une troisième variante de réalisation des moyens de génération permettant de délivrer les impulsions de commande de l'affichage de l'indication horaire fondée sur le système décimal; et
- la figure 6a présente un exemple d'application de 25 la troisième variante de réalisation des moyens de génération 14 illustrée à la figure 6.

On a représenté à la figure 1, sous forme d'un schéma bloc simplifié, une pièce d'horlogerie constituant un premier mode de réalisation de la présente invention.

- 30 Cette pièce d'horlogerie comprend en série une base de temps 2, formée typiquement d'un oscillateur à quartz, un circuit diviseur de fréquence 4 comportant N étages de division binaires 4.1 à 4.N et délivrant des premières impulsions de commande I_1 , et des premiers moyens
- 35 d'affichage 6 commandés par les premières impulsions de commande I₁. On utilisera typiquement un oscillateur à quartz délivrant des impulsions à une fréquence de 32'768 Hz et un circuit diviseur de fréquence comprenant N=15

étages de division binaires, de sorte à produire des premières impulsions de commande I, ayant une fréquence de 1 Hz. Dans la suite de la présente description, on utilisera, à titre non limitatif, les valeurs numériques susmentionnées comme exemple.

Les premiers moyens d'affichage 6 sont commandés par les premières impulsions de commande I, et sont agencés de manière conventionnelle de sorte qu'ils permettent la formation et l'affichage d'une première indication horaire 10 H, fondée sur le système H-M-S.

La pièce d'horlogerie selon la présente invention comprend en outre des moyens de génération 14 délivrant des secondes impulsions de commande I2 dont la fréquence est déterminée par la division décimale adoptée, soit par 15 exemple 1/86.4 Hz dans le cas de figure où une division en millièmes de jour est adoptée. Ces moyens de génération 14 sont commandés par des impulsions auxiliaires de commande I, issues de la base de temps 2 et délivrées, dans ce mode de réalisation, à la sortie de l'un des étages de division 20 binaires 4.1 à 4.N du circuit diviseur de fréquence 4, cet étage étant indiqué par la référence 4.L et pouvant être choisi parmi l'ensemble des étages de division binaires 4.1 à 4.N. On constatera que la fréquence des impulsions auxiliaires de commande I, équivaut à la fréquence des impulsions délivrées par la base de temps 2 réduite d'un facteur 2^L.

Des variantes de réalisation des moyens de génération 14 seront présentées plus en détails dans la suite de la présente description.

25

30

35

En série avec les moyens de génération 14, sont connectés des seconds moyens d'affichage 16. Ces seconds moyens d'affichage 16 sont commandés par les secondes impulsions de commande I, et sont agencés de sorte qu'ils permettent la formation et l'affichage d'une seconde indication horaire H2 fondée sur le système décimal.

On a représenté à la figure 2, sous forme d'un schéma bloc simplifié, une pièce d'horlogerie constituant un second mode de réalisation de la présente invention. Cette

pièce d'horlogerie comprend en série, la base de temps 2, le circuit diviseur de fréquence 4, les premiers et seconds moyens d'affichage 6 et 16, ainsi que les moyens de génération 14 des secondes impulsions de commande I2.

5

15

25

Cette pièce d'horlogerie comprend en outre N* étages de division binaires supplémentaires 4.N+1 à 4.N+N* connectés à la suite du circuit diviseur de fréquence 4. Les moyens de génération 14 sont commandés par des impulsions auxiliaires de commande I, issues également de la base de temps 2 et délivrés, dans ce mode de 10 réalisation, à la sortie des étages de division binaires supplémentaires 4.N+1 à 4.N+N*. On constatera que la fréquence des impulsions auxiliaires de commande I, équivaut, dans ce cas, à la fréquence des impulsions délivrées par la base de temps 2 réduite d'un facteur

Les modes de réalisation illustrés aux figure 1 et 2 permettent ainsi l'affichage d'une première indication horaire H, fondée sur le système H-M-S, et d'une seconde 20 indication horaire H2 fondée sur le système décimal. Dans ces deux modes de réalisation, les secondes impulsions de commande I2 sont ainsi générées à partir d'impulsions auxiliaires de commande I_L issues de la base de temps 2.

On notera que la pièce d'horlogerie selon la présente invention comporte en outre des moyens de correction permettant l'ajustement des différentes indications horaires. Ces moyens de correction n'ont pas été décrits ici et ne sont pas représentés sur les figures 1 et 2. L'homme du métier saura néanmoins réaliser ces moyens de 30 correction de sorte qu'ils permettent d'ajuster de manière adéquate chaque indication horaire.

On remarquera en outre que les modes de réalisation représentés aux figures 1 et 2 ne sont pas limitatifs. En particulier des moyens d'affichage supplémentaires peuvent 35 en outre être prévus de manière à permettre la formation et l'affichage d'indications horaires supplémentaires fondées sur le système H-M-S ou le système décimal.

On notera en outre que l'homme du métier saura réaliser les moyens d'affichage 6 et 16 de la façon adéquate. On notera notamment que ceux-ci peuvent être avantageusement réalisé sous la forme d'un affichage analogique à aiguilles commandé par des moyens électromécaniques ou sous la forme d'un affichage digital. A titre d'exemple, les figures 3a et 3b présentent des vues en plan de pièces d'horlogerie selon la présente invention illustrant différentes possibilités d'affichage des indications horaires H_1 et H_2 .

10

15

20

25

30

35

Comme cela est illustré dans la figure 3a, les premiers moyens d'affichage 6 de la première indication horaire H₁ peuvent être réalisés sous la forme d'un affichage digital permettant, par exemple, l'affichage de l'indication horaire H₁ selon un format conventionnel "HH:MM". Alternativement, ces premiers moyens d'affichage peuvent par exemple comprendre, comme cela est représenté à la figure 3b, des première et deuxième aiguilles entraînées par des moyens électromécaniques (non représentés) et permettant respectivement l'affichage des heures et des minutes.

Les seconds moyens d'affichage 16 de la seconde indication horaire H_2 sont avantageusement formés, comme cela est illustré aux figures 3a et 3b, d'un affichage digital comprenant, dans cet exemple, 3 digits de manière à permettre l'affichage de la seconde indication horaire H_2 en millièmes de jour. Ces seconds moyens d'affichage 16 peuvent toutefois également être réalisés sous la forme d'un affichage analogique à aiguilles entraînés par des moyens électromécaniques de manière similaire aux premiers moyens d'affichage 6 illustrés à la figure 3b.

On décrira maintenant à l'aide des figures 4 à 6 différentes variantes de réalisation des moyens de génération 14 permettant de délivrer les secondes impulsions de commande $\rm I_2$ selon la présente invention.

On rappellera que, selon le cas de figure considéré, soit par exemple une division en millièmes (86.4 secondes) ou alternativement en dix-millièmes (8.64 secondes) de

jour, les secondes impulsions de commande I2 doivent être délivrées à une fréquence de 1/86.4 Hz ou 1/8.64 Hz respectivement.

On rappellera en outre que l'on considérera dans la suite de la description, à titre non limitatif, que la base de temps 2 délivre typiquement des impulsions à une fréquence de 32'768 Hz de sorte que N=15 étages de division binaires 4.1 à 4.15 permettent de délivrer les premières impulsions de commande I_1 à une fréquence de 1 10 Hz.

Les impulsions auxiliaires de commande $I_{\scriptscriptstyle L}$ sont utilisées, selon la présente invention, pour générer les secondes impulsions de commande I2. La fréquence des impulsions auxiliaires de commande I_L est déterminée par l'étage de division binaire à la sortie duquel celles-ci 15 sont délivrées. Selon le premier mode de réalisation décrit à la figure 1, cette fréquence équivaut ainsi à la fréquence des impulsions délivrées par la base de temps 2. réduite d'un facteur 2^L. Selon le second mode de 20 réalisation décrit à la figure 2, cette fréquence équivaut à la fréquence des impulsions délivrées par la base de temps 2 réduite d'un facteur 2^{N+N^*} .

Le rapport de division de la fréquence des impulsions auxiliaires de commande I, par la fréquence des secondes impulsions de commande I_2 définit une valeur numérique correspondant au nombre moyen d'impulsions auxiliaires de commande I_L à compter pour générer une impulsion de commande I2. Etant donné que la fréquence des impulsions délivrées par la base de temps 2 est typiquement 30 équivalente à une puissance binaire, le rapport de division définit une valeur numérique non entière du fait de la division décimale du jour.

25

35

On constatera qu'il n'est pas possible de compter un nombre non entier d'impulsions auxiliaires de commande $I_{\scriptscriptstyle L}$. En conséquence, dans le cadre de la présente invention, il est définit les nombres entiers n et n+1 respectivement directement inférieur et supérieur au rapport de division susmentionné. Ces nombres entiers n et n+1 correspondent

ainsi respectivement aux nombres entiers directement inférieur et supérieur au nombre moyen d'impulsions auxiliaires de commande I_L à compter pour générer une impulsion de commande I2.

5

15

25

De manière à ce que les secondes impulsions de commande I, soient générées à une fréquence moyenne correspondant à la fréquence désirée, soit par exemple 1/86.4 Hz ou 1/8.64 HZ, n et n+1 impulsions auxiliaires de commande $I_{\mathtt{L}}$ sont ainsi successivement comptées selon une séquence de comptage déterminée. 10

Cette séquence de comptage est formée d'une succession d'opérations de comptage de n et n+1 impulsions auxiliaires de commande I_L. Le rapport de division défini ci-dessus détermine la période ainsi que le nombre d'opérations de comptage au terme desquelles les secondes impulsions de commande I2 sont générées à la fréquence moyenne désirée.

Cette séquence de comptage est en outre préférablement formée de sorte que les écarts engendrés au 20 cours de la séquence de comptage soient réduits au minimum.

A titre d'exemple, dans le cas de figure où les secondes impulsions de commande I2 sont générées à une fréquence moyenne de 1/86.4 Hz à partir d'impulsions auxiliaires de commande I_L à 1 Hz, soit dans le cas où les moyens de génération 14 sont connectés à la sortie du dernier étage de division binaire 4.N du circuit diviseur de fréquence 4 (conformément au premier mode de réalisation présenté à la figure 1), le rapport de 30 division des fréquences équivaut à 86.4. Les moyens de génération 14 sont ainsi agencés pour compter successivement n=86 et n+1=87 impulsions auxiliaires de commande It.

Le rapport de division définit en outre que 5 impulsions de commande I2 doivent être générées au cours d'une période de 432 secondes. Dans ce cas de figure, la séquence de comptage, répétée à 200 reprises sur une durée de 24 heures, est ainsi formée d'une succession de 5

opérations de comptage. En l'occurrence, n=86 et n+1=87 impulsions auxiliaires de commande $I_{\rm L}$ sont comptées respectivement à 3 et à 2 reprises au cours des 432 secondes, de sorte que la fréquence moyenne à laquelle sont délivrées les secondes impulsions de commande I_2 équivaut ainsi à 1/86.4 Hz.

De manière à ce que les écarts engendrés au cours de la séquence de comptage soient réduits au minimum, les 5 impulsions de commande $\rm I_2$ sont préférablement générées selon la séquence de comptage suivante :

10

86-87-86-87-86

Dans ce cas de figure, on notera que l'écart maximum engendré au cours de la séquence de comptage est ainsi limité à +/- 0.4 secondes, soit de l'ordre de 0.5% de la période des secondes impulsions de commande $\rm I_2$.

De manière analogue, dans le cas de figure où les secondes impulsions de commande I_2 sont générées à une fréquence moyenne de $1/86.4~{\rm Hz}$ à partir d'impulsions auxiliaires de commande I_L à $1/8~{\rm Hz}$, soit dans le cas où les moyens de génération 14 sont connectés à la sortie de N*=3 étages de division binaires supplémentaires (conformément au second mode de réalisation présenté à la figure 2), le rapport de division des fréquences équivaut à 10.8. Les moyens de génération 14 sont ainsi agencés pour compter successivement n=10 et n+1=11 impulsions auxiliaires de commande I_L .

Le rapport de division définit en outre que 5 impulsions de commande I₂ doivent être générées au cours d'une période de 432 secondes. Dans ce cas de figure, la séquence de comptage, répétée à 200 reprises sur une durée de 24 heures, est ainsi formée d'une succession de 5 opérations de comptage. En l'occurrence, n=10 et n+1=11 impulsions auxiliaires de commande I_L sont comptées respectivement à 1 et à 4 reprises au cours des 432 secondes, de sorte que la fréquence moyenne à laquelle sont délivrées les secondes impulsions de commande I₂ équivaut ainsi à 1/86.4 Hz.

De manière à ce que les écarts engendrés au cours de la séquence de comptage soient réduits au minimum, les 5 impulsions de commande $\rm I_2$ sont préférablement générées selon la séquence de comptage suivante :

11-11-10-11-11

Dans ce cas de figure, on notera que l'écart maximum engendré au cours de la séquence de comptage est ainsi limité à +/- 3.2 secondes, soit de l'ordre de 4% de la période des secondes impulsions de commande $\rm I_2$.

5

10

15

20

25

30

De manière analogue, dans le cas de figure où les secondes impulsions de commande I_2 sont générées à une fréquence moyenne de $1/8.64~\rm Hz$ à partir d'impulsions auxiliaires de commande I_L à $1~\rm Hz$, soit dans le cas où les moyens de génération $14~\rm sont$ connectés à la sortie du dernier étage de division binaire 4.N du circuit diviseur de fréquence $4~\rm (conformément$ au premier mode de réalisation présenté à la figure 1), le rapport de division des fréquences équivaut à 8.64. Les moyens de génération $14~\rm sont$ ainsi agencés pour compter successivement $n=8~\rm et$ $n+1=9~\rm impulsions$ auxiliaires de commande I_L .

Le rapport de division définit en outre que 25 impulsions de commande $\rm I_2$ doivent être générées au cours d'une période de 216 secondes. Dans ce cas de figure, la séquence de comptage, répétée à 400 reprises sur une durée de 24 heures, est ainsi formée d'une succession de 25 opérations de comptage. En l'occurrence, $\rm n=8$ et $\rm n+1=9$ impulsions auxiliaires de commande $\rm I_L$ sont comptées respectivement à 9 et à 16 reprises au cours des 216 secondes, de sorte que la fréquence moyenne à laquelle sont délivrées les secondes impulsions de commande $\rm I_2$ équivaut ainsi à $\rm 1/8.64~Hz.$

De manière à ce que les écarts engendrés au cours de la séquence de comptage soient réduits au minimum, les 25 impulsions de commande $\rm I_2$ sont préférablement générées selon la séquence de comptage suivante :

Dans ce cas de figure, on notera que l'écart maximum engendré au cours de la séquence de comptage est ainsi limité à +/- 0.48 secondes, soit de l'ordre de 5.5% de la période des secondes impulsions de commande $\rm I_2$.

5

10

D'une manière générale, on constatera que le choix des impulsions auxiliaires de commande I_L détermine d'une part la précision avec laquelle sont générées les secondes impulsions de commande I_2 , et d'autre part la taille des registres/compteurs nécessaires pour le comptage des impulsions auxiliaires de commande I_L .

Différentes variantes de réalisation des moyens de génération 14 fondées sur le principe susmentionné seront maintenant décrites.

La figure 4 présente un organigramme de mise en

oeuvre des moyens de génération 14 constituant une
première variante de réalisation selon la présente
invention. Selon cette première variante, ces moyens de
génération 14 peuvent être réalisés avantageusement sous
la forme d'un circuit intégré comportant un

microprocesseur programmé. L'homme du métier saura, à partir des indications fournies ici, réaliser la programmation du microprocesseur, de façon à lui faire exécuter les fonctions décrites.

En se référant à l'organigramme illustré à la figure 25 4, la séquence de comptage débute au bloc indiqué par la référence 400.

Au bloc 402, un registre compteur COMPT est incrémenté à chaque impulsion auxiliaire de commande I_L . Ce registre compteur COMPT comporte un nombre de bits suffisants pour permettre le comptage d'au moins n+1 impulsions auxiliaires de commande I_L . A titre d'exemple, pour permettre le comptage de n+1=87 impulsions auxiliaires de commande I_L , ce registre compteur COMPT comporte au moins 7 bits.

Un premier test est effectué au bloc 404 de manière à vérifier si la valeur du registre compteur COMPT a atteint la valeur n. Le registre compteur COMPT est incrémenté au bloc 402 à chaque impulsion auxiliaire de commande I_L tant

que la valeur de ce dernier est inférieure à la valeur n, ceci étant indiqué par la sortie affirmative du bloc de test 404.

Lorsque la valeur du registre compteur COMPT atteint la valeur n, représenté par la sortie négative du bloc de test 404, un deuxième test est alors effectué au bloc 406 de manière à vérifier si la valeur du registre compteur COMPT a dépassé la valeur n.

La sortie négative du bloc de test 406 conduit au troisième test indiqué au bloc 408. A ce stade, il est 10 vérifié, selon la séquence de comptage, si le registre compteur COMPT doit être stoppé à la valeur n. Le cas échéant, une impulsion de commande I2 est générée au bloc 410, soit après le comptage de n impulsions auxiliaires de 15 commande I_L. Dans le cas contraire, le registre compteur COMPT est incrémenté au bloc 402 et, suite au résultat affirmatif du test exécuté au bloc 406, l'impulsion de commande I_2 est alors générée au bloc 410, soit après le comptage de n+1 impulsions auxiliaires de commande I.

Suite à la génération de l'impulsion de commande I2 au bloc 410, le registre compteur COMPT est initialisé au bloc 412 et le processus débute à nouveau au bloc 400.

20

25

35

Afin de réaliser le test indiqué au bloc 408 il convient d'utiliser une table représentative de la séquence de comptage et comportant en conséquence autant d'entrées qu'il y a d'opérations de comptage.

De préférence cette table comprend des valeurs binaires représentatives de l'opération de comptage à effectuer, soit par exemple la valeur binaire "0" s'il 30 convient de procéder au comptage de n impulsions auxiliaires de commande I_L ou la valeur binaire "1" s'il convient de procéder au comptage de n+1 impulsions auxiliaires de commande I_L. Dans ce cas, un mot binaire comprenant autant de bits que d'opérations de comptage permet aisément de réaliser la table représentative de la séquence de comptage.

L'utilisation d'une table représentative de la séquence de comptage n'est toutefois pas nécessaire dans

tous les cas de figures. Comme on le verra ci-après à l'aide de différents exemples de réalisation, certaines alternatives et simplifications pourront en effet être envisagées.

5

20

35

On mentionnera de plus que le processus décrit cidessus est préférablement exécuté en phase avec la valeur courante de la seconde indication horaire H2 de manière à assurer que la séquence de comptage ne soit pas décalée par rapport à celle-ci. On utilisera ainsi préférablement 10 un registre contenant la valeur de la seconde indication horaire H₂ en cours d'affichage de manière à déterminer quelle est l'opération de comptage adéquate à effectuer.

En particulier, dans le cas où une table est utilisée, le registre contenant la valeur de la seconde 15 indication horaire H_2 en cours d'affichage permet de définir une valeur d'indexation des différentes entrées de la table par un simple calcul du modulo. On entend bien évidemment par modulo l'opération arithmétique donnant le reste d'une division par un nombre déterminé.

Dans le cas de figure déjà abordé précédemment où les secondes impulsions de commande I2 sont générées à une fréquence moyenne de 1/86.4 Hz à partir d'impulsions auxiliaires de commande $I_{\rm L}$ à 1 Hz, on rappellera que la séquence de comptage est préférablement déterminée de 25 sorte que 5 impulsions de commande I₂ sont générées selon la séquence de comptage suivante :

86-87-86-87-86

Cette séquence de comptage peut ainsi être représentée par une table à 5 entrées, préférablement réalisée à l'aide du mot binaire 5 bits suivant :

"0 1 0 1 0"

En se référant à nouveau à la figure 4, le test auquel il est procédé au bloc 408 est ainsi effectué en recherchant la valeur correspondante dans la table.

De préférence, on utilisera un registre contenant la valeur de la seconde indication horaire H2 en cours d'affichage, ou tout du moins la valeur (0 à 9) des millièmes de jour affichés. Une opération de modulo-5 sur

la valeur de ce registre permet ainsi d'obtenir une valeur d'indexation (0 à 4) de la table.

Dans cet exemple, une alternative à l'utilisation d'une table consiste à utiliser directement le résultat de 5 l'opération de modulo-5 sur le registre contenant la valeur des millièmes de jour affichés. On constate en effet, dans cet exemple, que les opérations de comptage par n=86 et n+1=87 sont alternées. En conséquence, il est possible de déterminer s'il doit être procédé au comptage de n impulsions auxiliaires de commande I_L en vérifiant si le résultat de l'opération de modulo-5 est pair. Respectivement, il est déterminé s'il doit être procédé au comptage de n+1 impulsions auxiliaires de commande I, en vérifiant si ce résultat est impair.

10

15

Dans le cas de figure déjà abordé précédemment où les secondes impulsions de commande I2 sont générées à une fréquence moyenne de 1/86.4 Hz à partir d'impulsions auxiliaires de commande I, à 1/8 Hz, on rappellera que la séquence de comptage est préférablement déterminée de 20 sorte que 5 impulsions de commande I₂ sont générées selon la séquence de comptage suivante :

11-11-10-11-11

Cette séquence de comptage peut ainsi être représentée par une table à 5 entrées, préférablement 25 réalisée à l'aide du mot binaire 5 bits suivant :

"1 1 0 1 1"

Dans ce cas également, on utilisera de préférence un registre contenant la valeur des millièmes de jour affichés, afin d'obtenir par une opération de modulo-5 une 30 valeur d'indexation (0 à 4) de la table.

Dans le cas de figure déjà abordé précédemment où les secondes impulsions de commande I2 sont générées à une fréquence moyenne de 1/8.64 Hz à partir d'impulsions auxiliaires de commande $I_{\rm L}$ à 1 Hz, on rappellera que la séquence de comptage est préférablement déterminée de sorte que 25 impulsions de commande I_2 sont générées selon la séquence de comptage suivante :

Cette séquence de comptage peut ainsi être représentée par une table à 25 entrées, préférablement réalisée à l'aide du mot binaire 25 bits suivant :

"1 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 "

En se référant à nouveau à la figure 4, le test auquel il est procédé au bloc 408 est ainsi effectué en recherchant la valeur correspondante dans cette table.

5

10

De préférence, on utilisera un registre contenant au moins la valeur (0 à 99) des millièmes et dix-millièmes de jour affichés. Une opération de modulo-25 sur la valeur de ce registre permet ainsi d'obtenir une valeur d'indexation (0 à 24) de la table.

La figure 5 illustre une seconde variante de réalisation des moyens de génération 14 permettant de délivrer les secondes impulsions de commande I_2 .

Comme cela est représenté sur la figure 5, ces moyens de génération 14 comprennent un compteur primaire 141 agencé pour compter n impulsions auxiliaires de commande I_L , et des moyens d'inhibition 142 du compteur primaire 141. Les moyens d'inhibition 142 sont commandés par les impulsions auxiliaires de commande I_L et sont situés en amont du compteur primaire 141 de sorte à inhiber périodiquement un nombre déterminé d'impulsions auxiliaires de commande I_L à l'entrée de ce dernier. Les secondes impulsions de commande I_2 sont délivrées à la sortie du compteur primaire 141.

Les moyens d'inhibition 142 comprennent préférablement un compteur secondaire 144 agencé pour compter m impulsions auxiliaires de commande I_L , un circuit logique de détection 146 couplé aux différents étages du compteur secondaire 144 de manière à détecter k états intermédiaires de ce dernier (choisis parmi les états 0 à m-1) au cours desquels les impulsions auxiliaires de commande I_L sont inhibées, ainsi qu'une porte logique ET, indiquée par la référence 148, comprenant 2 entrées, l'une étant inversée et connectée à la sortie du circuit logique de détection 146 et l'autre recevant les impulsions auxiliaires de commande I_L .

Les moyens d'inhibition 142 permettent ainsi d'inhiber périodiquement, c'est-à-dire au cours d'une période où m impulsions I, sont délivrées, k impulsions auxiliaires de commande I, en amont du compteur primaire 141.

5

10

15

25

30

Lorsque l'un des k états intermédiaires est détecté par le circuit logique de détection 146, ce dernier renvoie ainsi un signal d'inhibition bloquant la sortie de la porte logique ET pour la durée d'une impulsion auxiliaire de commande I, de sorte que le compteur primaire 141 ne "voit" pas cette impulsion et ne la comptabilise pas.

De préférence, on choisira les k états intermédiaires de sorte qu'ils soient équidistants les uns des autres, ceci de manière à minimiser les écarts engendrés.

Dans la figure 5a, on a illustré un premier exemple de la seconde variante de réalisation présentée à la figure 5 appliquée dans le cas de figure où les secondes impulsions de commande I2 sont générées à une fréquence moyenne de 1/86.4 Hz à partir d'impulsions auxiliaires de commande I_L ayant une fréquence de 1 Hz, soit dans le cas où les moyens de génération 14 sont connectés à la sortie du dernier étage de division binaire 4.N du circuit diviseur de fréquence 4 (conformément au premier mode de réalisation présenté à la figure 1).

On rappellera que le rapport de division entre la fréquence des impulsions auxiliaires de commande I, et la fréquence des secondes impulsions de commande équivaut dans ce cas à 86.4. Le compteur primaire 141 est ainsi formé d'un compteur par n=86. Il s'en suit que 2 impulsions auxiliaires de commandes I_L doivent être inhibées durant la période (432 secondes) où 432 impulsions auxiliaires de commande I, sont délivrées, soit, par simplification, 1 impulsion sur 216. A cet 35 effet, le compteur secondaire 144 est formé d'un compteur par m=216 et le circuit logique de détection 146 est agencé pour détecter k=1 état intermédiaire (choisi parmi les états 0 à 215) du compteur secondaire 144 au cours

duquel une impulsion auxiliaire de commande I, est inhibée en amont du compteur primaire 141. Durant une période de 432 secondes, le compteur primaire 141 ne "voit" ainsi que 430 impulsions. 5 impulsions de commande I_2 sont ainsi 5 délivrées à la sortie du compteur primaire 141 au cours d'une période de 432 secondes, soit à la fréquence moyenne de 1/86.4 Hz.

Le compteur par 86 peut aisément être réalisé au moyen d'un compteur binaire 7 bits agencé de manière à 10 être initialisé après 86 impulsions. De même, le compteur par 216 nécessite un compteur 8 bits agencé de manière à être initialisé après 216 impulsions.

Dans la figure 5b, on a illustré un second exemple de la seconde variante de réalisation présentée à la figure 5 appliquée dans le cas de figure où les secondes impulsions de commande I₂ sont générées à une fréquence moyenne de $1/86.4~{\rm Hz}$ à partir d'impulsions auxiliaires de commande ${\rm I_L}$ ayant une fréquence de 1/8 Hz, soit dans le cas où les moyens de génération 14 sont connectés à la sortie de N*=3 20 étages de division binaires supplémentaires (conformément au second mode de réalisation présenté à la figure 2).

On rappellera que le rapport de division entre la fréquence des impulsions auxiliaires de commande I_L et la fréquence des secondes impulsions de commande équivaut dans ce cas à 10.8. Le compteur primaire 141 est ainsi 25 formé d'un compteur par n=10. Il s'en suit que 4 impulsions auxiliaires de commandes I, doivent être inhibées durant la période (432 secondes) où 54 impulsions auxiliaires de commande I, sont délivrées, soit, par simplification, 2 impulsions sur 27. A cet effet, le 30 compteur secondaire 144 est formé dans ce cas d'un compteur par m=27 et le circuit logique de détection 146 est agencé pour détecter k=2 états intermédiaires du compteur secondaire 144 (préférablement choisis équidistants parmi les états 0 à 26) au cours desquels une impulsion auxiliaire de commande I_L est inhibée en amont du compteur primaire 141. Durant une période de 432

secondes, le compteur primaire 141 ne "voit" ainsi que 50

35

1754/98

impulsions. 5 impulsions de commande I_2 sont ainsi délivrées à la sortie du compteur primaire 141 au cours d'une période de 432 secondes, soit à la fréquence moyenne de $1/86.4~{\rm Hz}$.

Dans cet exemple, les compteurs par 10 et par 27 nécessitent ainsi des compteurs 4 et 5 bits respectivement.

Dans la figure 5c, on a illustré un troisième exemple de la seconde variante de réalisation présentée à la figure 5 appliquée dans le cas de figure où les secondes impulsions de commande I₂ sont générées à une fréquence moyenne de 1/8.64 Hz, soit 25 impulsions au cours d'une période de 216 secondes, à partir d'impulsions auxiliaires de commande I_L ayant une fréquence de 1 Hz, soit dans le cas où les moyens de génération 14 sont connectés à la sortie du dernier étage de division binaire 4.N du circuit diviseur de fréquence 4 (conformément au premier mode de réalisation présenté à la figure 1).

On rappellera que le rapport de division entre la 20 fréquence des impulsions auxiliaires de commande I, et la fréquence des secondes impulsions de commande équivaut dans ce cas à 8.64. Le compteur primaire 141 est ainsi formé d'un compteur par n=8. Il s'en suit que 16 impulsions auxiliaires de commandes I, doivent être inhibées durant la période (216 secondes) où 216 impulsions auxiliaires de commande I_L sont délivrées, soit, par simplification, 2 impulsions sur 27. A cet effet, le compteur secondaire 144 est formé d'un compteur par m=27 et le circuit logique de détection 146 est agencé pour détecter k=2 états intermédiaires du compteur 30 secondaire 144 (préférablement choisis équidistants parmi les états 0 à 26) au cours desquels une impulsion auxiliaire de commande I, est inhibée en amont du compteur primaire 141. Durant une période de 216 secondes, le compteur primaire 141 ne "voit" ainsi que 200 impulsions. 35 25 impulsions de commande I2 sont ainsi délivrées à la sortie du compteur primaire 141 au cours d'une période de 216 secondes, soit à la fréquence moyenne de 1/8.64 Hz.

Dans cet exemple, les compteurs par 8 et par 27 nécessitent ainsi des compteurs 3 et 5 bits respectivement.

On constate que de nombreux exemples de la seconde

variante de réalisation, ne pouvant tous être présentés
ici, peuvent encore être réalisés. On notera que la
fréquence des impulsions auxiliaires de commande I_L
définit la précision à laquelle les secondes impulsions de
commande I₂ sont délivrées. En effet, plus la fréquence

des impulsions auxiliaires de commande I_L est élevée, plus
la précision à laquelle les secondes impulsions de
commande I₂ sont délivrées est grande. Toutefois, on
constatera que ceci implique en contrepartie l'utilisation
de compteurs comprenant un nombre important d'étages.

La figure 6 illustre une troisième variante de réalisation des moyens de génération 14 permettant de délivrer les secondes impulsions de commande I_2 .

15

Comme cela est représenté sur la figure 6, ces moyens de génération 14 comprennent un compteur primaire 241

20 agencé pour compter n+1 impulsions auxiliaires de commande I_L, et des moyens d'initialisation 242 couplés au compteur primaire 241. Les secondes impulsions de commande I₂ sont délivrées à la sortie du compteur primaire 241 et sont utilisées pour commander les moyens d'initialisation 242

25 de sorte à initialiser périodiquement le compteur primaire 241 avec une valeur k correspondant à un nombre complémentaire d'impulsions auxiliaires de commande I_L.

Les moyens d'initialisation 242 comprennent préférablement un compteur secondaire 244 agencé pour 30 compter m secondes impulsions de commande I_2 et un circuit d'initialisation 246 couplé aux différents étages du compteur primaire 241 de manière à initialiser périodiquement ce dernier, c'est-à-dire après que m impulsions I_2 aient été délivrées, avec une valeur k correspondant au nombre complémentaire d'impulsions auxiliaires de commande I_L nécessaire pour que le compteur primaire 241 délivre les secondes impulsions de commande I_2 à la fréquence moyenne adéquate.

Ainsi, périodiquement après la génération de m impulsions de commande I_2 , le compteur primaire 241 est initialisé avec une valeur k de sorte à compenser les impulsions auxiliaires de commande I_L manquantes.

5

15

35

Dans la figure 6a, on a illustré un exemple de la troisième variante de réalisation présentée à la figure 6 appliquée dans le cas de figure où les secondes impulsions de commande I2 sont générées à une fréquence moyenne de 1/86.4 Hz à partir d'impulsions auxiliaires de commande $I_{\rm L}$ 10 ayant une fréquence de 1 Hz, soit dans le cas où les moyens de génération 14 sont connectés à la sortie du dernier étage de division binaire 4.N (4.15) du circuit diviseur de fréquence 4 (conformément au premier mode de réalisation présenté à la figure 1).


On rappellera que le rapport de division entre la fréquence des impulsions auxiliaires de commande $I_{\mathtt{L}}$ et la fréquence des secondes impulsions de commande équivaut dans ce cas à 86.4.

Le compteur primaire 241 est ainsi formé d'un 20 compteur par n+1=87. Il s'en suit que ce dernier doit être initialisé toutes les 432 secondes avec une valeur de départ k=3 correspondant au nombre complémentaire d'impulsions auxiliaires de commande I_L. A cet effet, le compteur secondaire 244 est formé d'un compteur par m=5 et le circuit d'initialisation 246 est agencé pour injecter la valeur k=3 dans les deux premiers étages du compteur primaire 241 comme valeur de départ.

Durant une période de 432 secondes, le compteur primaire 241 comptabilise ainsi 435 impulsions. 5 impulsions de commande I2 sont ainsi délivrées à la sortie du compteur primaire 241 au cours d'une période de 432 secondes, soit à la fréquence moyenne de 1/86.4 Hz.

Dans cet exemple, les compteurs par 87 et par 5 nécessitent des compteurs 7 et 3 bits respectivement.

On notera finalement, que plusieurs modifications et/ou améliorations peuvent être apportées à la pièce d'horlogerie selon la présente invention sans sortir du cadre de celle-ci. On rappellera ainsi notamment que des moyens d'affichage supplémentaires peuvent être prévus de manière à permettre la formation et l'affichage d'indications horaires supplémentaires fondées sur le système H-M-S ou le système décimal.



REVENDICATIONS

10

35

1. Pièce d'horlogerie électronique permettant l'affichage d'au moins une première indication horaire (H_1) fondée sur le système <u>H</u>eure-<u>M</u>inute-<u>S</u>econde (H-M-S), cette pièce d'horlogerie comprenant une base de temps (2) 5 délivrant des impulsions à un circuit diviseur de fréquence (4) comportant N étages de division binaires (4.1 à 4.N) et permettant de délivrer des premières impulsions de commande (I1) à des premiers moyens d'affichage (6) de ladite première indication horaire (H_1) ,

cette pièce d'horlogerie étant caractérisée en ce qu'elle permet en outre l'affichage d'au moins une seconde indication horaire (H2) fondée sur un système décimal, cette pièce d'horlogerie comprenant en outre des moyens de génération (14) permettant de délivrer, à partir d'impulsions auxiliaires de commande (I,) issues de ladite base de temps (2), des secondes impulsions de commande (I2) à des seconds moyens d'affichage (16) de ladite seconde indication horaire (H_2) .

- 20 2. Pièce d'horlogerie électronique selon la revendication 1, caractérisée en ce que lesdites impulsions auxiliaires de commande (I,) sont délivrées à une sortie de l'un (4.L) des étages de division binaires (4.1 à 4.N) dudit circuit diviseur de fréquence (4).
- 25 3. Pièce d'horlogerie électronique selon la revendication 1, caractérisée en ce que lesdites impulsions auxiliaires de commande (I,) sont délivrées à une sortie de N* étages de division binaires supplémentaires (4.N+1 à 4.N+N*) connectés à la suite 30 dudit circuit diviseur de fréquence (4) en amont desdits moyens de génération (14).
 - 4. Pièce d'horlogerie électronique selon la revendication 2 ou 3, caractérisée en ce que lesdits moyens de génération (14) sont agencés pour compter successivement les impulsions auxiliaires de commande (I_L) selon une séquence de comptage formée d'opérations de

comptage de n et n+1 impulsions auxiliaires de commande (I_L) se succédant selon un ordre déterminé de sorte que lesdits moyens de génération (14) délivrent les secondes impulsions de commande (I_2) à une fréquence moyenne permettant de former ladite seconde indication horaire (H_2) fondée sur le système décimal, n étant un nombre entier directement inférieur au rapport de division de la fréquence desdites impulsions auxiliaires de commande (I_L) par la fréquence desdites secondes impulsions de commande (I_2) .

- 5. Pièce d'horlogerie électronique selon la revendication 4, caractérisée en ce que lesdites opérations de comptage de n et n+1 impulsions auxiliaires de commande (I_L) se succèdent selon un ordre déterminé de sorte que les secondes impulsions auxiliaires de commande (I₂) sont délivrées avec des écarts minimum.
- Pièce d'horlogerie électronique selon la revendication 4 ou 5, caractérisée en ce que ladite séquence de comptage est comprise dans une table
 comportant autant d'entrées qu'il y a d'opérations de comptage.
- 7. Pièce d'horlogerie électronique selon la revendication 6, caractérisée en ce que ladite table est formée d'un mot binaire dans lequel la valeur binaire "0" indique qu'il convient de procéder au comptage de n impulsions auxiliaires de commande (I_L) et la valeur binaire "1" indique qu'il convient de procéder au comptage de n+1 impulsions auxiliaires de commande (I_L).
- 8. Pièce d'horlogerie électronique selon la revendication 6 ou 7, caractérisée en ce que les entrées de ladite table sont indexées au moyen d'un registre contenant une valeur de ladite seconde indication horaire (H₂).
- 9. Pièce d'horlogerie électronique selon la revendication 4 ou 5, caractérisée en ce que lesdites opérations de comptage de n ou n+1 impulsions auxiliaires de commande (I.) sont déterminée au moyen d'un registre

contenant une valeur de ladite seconde indication horaire (H_2) .

- 10. Pièce d'horlogerie électronique selon la revendication 2 ou 3, caractérisée en ce que lesdits moyens de génération (14) comprennent un compteur primaire (141) agencé pour compter n impulsions auxiliaires de commande (I,), et des moyens d'inhibition (142) dudit compteur primaire (141) agencés pour inhiber périodiquement k impulsions auxiliaires de commande (I,) en amont dudit compteur primaire (141), de sorte que 10 celui-ci délivre les secondes impulsions de commande (I2) à une fréquence moyenne permettant de former ladite seconde indication horaire (H2) fondée sur le système décimal, n étant un nombre entier directement inférieur au rapport de division de la fréquence desdites impulsions auxiliaires de commande (I_L) par la fréquence desdites secondes impulsions de commande (I2).
- 11. Pièce d'horlogerie électronique selon la revendication 10, caractérisée en ce que lesdits moyens d'inhibition (142) comprennent un compteur secondaire (144) agencé pour compter m impulsions auxiliaires de commande (I_L), un circuit logique de détection (146) couplé audit compteur secondaire (144) de manière à détecter k états intermédiaires de ce dernier, et une porte logique ET (148) comprenant 2 entrées, l'une étant inversée et connectée à une sortie dudit circuit logique de détection (146) et l'autre recevant lesdites impulsions auxiliaires de commande (I,), ledit circuit logique de détection (146) renvoyant un signal d'inhibition bloquant la porte logique ET (148) lorsque l'un des k états 30 intermédiaires est détecté, de sorte qu'une impulsion auxiliaire de commande (I,) est inhibée en amont dudit compteur primaire (141).
- 12. Pièce d'horlogerie électronique selon la 35 revendication 11, caractérisée en ce que lesdits k états intermédiaires sont choisis de manière à être équidistants les uns des autres.

- 13. Pièce d'horlogerie électronique selon la revendication 2 ou 3, caractérisée en ce que lesdits moyens de génération (14) comprennent un compteur primaire (241) agencé pour compter n+1 impulsions auxiliaires de 5 commande (I₁), et des moyens d'initialisation (242) couplés audit compteur primaire (241) et agencés pour initialiser périodiquement ledit compteur primaire (241) avec une valeur k correspondant à un nombre complémentaire d'impulsions auxiliaires de commande (I,), de sorte que 10 ledit compteur primaire (241) délivre les secondes impulsions de commande (I2) à une fréquence moyenne permettant de former ladite seconde indication horaire (H₂) fondée sur le système décimal, n+1 étant un nombre entier directement supérieur au rapport de division de la 15 fréquence desdites impulsions auxiliaires de commande (I,) par la fréquence desdites secondes impulsions de commande (I_2) .
- 14. Pièce d'horlogerie électronique selon la revendication 13, caractérisée en ce que lesdits moyens d'initialisation (242) comprennent un compteur secondaire (244) agencé pour compter m secondes impulsions de commande (I₂) et un circuit d'initialisation (246) couplé audit compteur primaire (241), ledit compteur secondaire (244) fournissant toutes les m secondes impulsions de commande (I₂) un signal audit circuit d'initialisation (244) de sorte que ledit compteur primaire (241) est initialisé avec une valeur k.
- 15. Pièce d'horlogerie électronique selon l'une quelconque des revendications précédentes, caractérisée en ce que lesdits moyens de génération (14) délivrent lesdites secondes impulsions de commande (I_2) à une fréquence moyenne de 1/8.64 Hz.
- 16. Pièce d'horlogerie électronique selon l'une quelconque des revendications précédentes, caractérisée en ce que lesdits moyens de génération (14) délivrent lesdites secondes impulsions de commande (I₂) à une fréquence moyenne de 1/86.4 Hz.

ABREGE

PIECE D'HORLOGERIE ELECTRONIQUE COMPORTANT UNE INDICATION HORAIRE FONDEE SUR UN SYSTEME DECIMAL

La présente invention est relative à une pièce d'horlogerie électronique permettant l'affichage d'au moins une première indication horaire (H₁) fondée

5 conventionnellement sur le système H-M-S, et d'au moins une deuxième indication horaire (H₂) fondée sur le système décimal. A cet effet la pièce d'horlogerie selon la présente invention comprend des moyens de génération (14) permettant de délivrer, à partir d'impulsions auxiliaires de commande (I_L) issues de la base de temps (2), des secondes impulsions de commande (I₂) permettant de commander des seconds moyens d'affichage (16) de la seconde indication horaire (H₂).

15 Figure 1 & 2




Fig. 1







Fig. 2










plare immutabile



















plare immutabile











00/763691 426 Rac'd FCVPIO 2 6 FEB 2001

Second copy of English translation of International Application No. PCT/CH 99/00387 filed 24 August 1999 in compliance with the requirements of 35 U.S.C. § 154(d)(4).

Case 1699

10

15

20

25



ELECTRONIC TIMEPIECE INCLUDING A TIME RELATED DATA ITEM BASED ON A DECIMAL SYSTEM

The present invention relates to an electronic timepiece allowing the display of several time related data. More particularly, the present invention relates to a timepiece allowing the display of at least a first and a second time related data item, the first time related data item being based on the <u>Hour-Minute-Second</u> system (hereinafter H-M-S).

Electronic timepieces allowing the display of a plurality of time related data are already known in the prior art. These timepieces, commonly called « universal timepieces » are typically provided to allow the display of a time related data item representative of a universal time and one or more time related data representative of local times corresponding to different time zones. This multitude of time related data can cause a risk of confusion for the user when they are read and generally requires means to be provided to allow clear identification of what each of the displayed time data refers to.

One object of the present invention is thus to provide an electronic timepiece allowing the display of at least a first and a second time related data item, by means of which the user can clearly and quickly identify and differentiate between the displayed time related data.

The present invention therefore concerns an electronic timepiece allowing the display of at least a first and a second time related data item, said first time related data item being based on the Hour-Minute-Second system, this timepiece including a time base supplying pulses to a frequency divider circuit including N binary division stages and supplying first control pulses allowing said first time related data item to be formed and displayed, this timepiece being characterised in that said second time related data item is based on a decimal system wherein time is divided at least into thousandths of a day, this timepiece further including generating means arranged to supply, from auxiliary control pulses originating from said time base, second control

- 2 -

pulses allowing said second time related data item to be formed and displayed.

5

10

15

20

25

The solution advocated by the present invention thus allows the first time related data item to be clearly differentiated from the second due to the fact that the first and second time related data items are based on different systems.

The H-M-S system conventionally used consists of dividing the day into 24 hours, 1 hour being divided into 60 minutes, and 1 minute into 60 seconds. A time division based on the decimal system on the other hand consists in dividing the day, not in accordance with the aforementioned conventional scheme, but successively, into tenths of a day (equivalent to 2.4 hours or 144 minutes), which are themselves divided into hundredths of a day (equivalent to 14.4 minutes or 864 seconds), then into thousandths of a day (equivalent to 86.4 seconds) etc..

In particular, by selecting a division of time into thousandths of a day, the second time related data item only requires three digits (« 000 » to « 999 ») to be displayed and is thus clearly distinguished from a conventional time related data item based on the H-M-S system typically displayed in the format « HH:MM ». The risk of confusion during reading of the time related data is thus greatly reduced.

The atypical format of the second time related data item proves for example particularly suitable for displaying a universal time to which the user can clearly refer without confusing it with a conventional time related data item relating to the time zone in which he is situated.

The decimal system further constitutes an advantageous alternative to the H-M-S system conventionally used since it allows the inherent conversion problems of the H-M-S system to be avoided. This alternative is moreover more logical and comprehensible for the user who is already accustomed to the decimal system.

In order to form a time related data item based on the H-M-S system, electronic timepieces commonly include a time base, typically a quartz oscillator supplying pulses at a determined frequency equivalent to a binary power, for example 32,768 Hz. A frequency divider circuit, formed of a succession of N binary division stages (flip-flops) connected in cascade, is coupled to the time base so as to supply

æ.

control pulses whose frequency is reduced by a factor 2^N. Typically, this frequency divider circuit is formed of N=15 binary division stages, so that the frequency of the pulses supplied by the time base is reduced to 1 Hz. In electronic timepieces allowing the display of several distinct time related data, these control pulses are thus used to control the respective displays of these time related data.

In order to form the second time related data item based on the selected decimal system, it is a priori possible to periodically perform an arithmetical conversion operation on a conventional time related data item based on the H-M-S system. This trivial solution consists, in other words, in providing conversion or calculating means dedicated to this task. It will be noted however that this solution is not suitable for use in a timepiece since it will preferably be sought to provide means allowing control pulses, which allow the second time related data item based on the decimal system to be formed and displayed, to be generated directly.

10

15

20

25

In order to generate control pulses allowing a time related data item based on the decimal system to be formed in which the time is divided at least into thousandths of a day, it is necessary to generate such pulses at least at a frequency of 1/86.4 Hz or a decimal multiple of this frequency, i.e. 1/8.64 Hz for a division into tenthousandths of a day, 1/0.864 Hz for a division into a hundred-thousandths of a day, etc.. In practice, one will choose to generate the second control pulses either at a frequency of 1/86.4 Hz or at a frequency of 1/8.64 Hz, higher frequencies being however able to be chosen as required.

A trivial solution to this problem consists in providing an additional time base allowing pulses to be supplied at a specific frequency corresponding to a multiple of the desired frequency, for example 10,000 Hz. A frequency divider circuit having for example a division ratio equivalent to 86,400 would thus allow control pulses to be generated at a frequency of 1/8.64 Hz. This trivial solution thus involves the use of two distinct division chains (time base + frequency divider circuit) to display the first and second time related data items. It will however be sought to limit the number of components necessary to generate the control pulses and in particular to use only one

This this BLANK (USPTO)

- 4 -

time base, and preferably a horological time base, i.e. a time base supplying pulses at a frequency equivalent to a binary power.

According to the present invention, the timepiece is advantageously arranged to derive the control pulses of the first and second time related data items from the same time base. It includes for this purpose generating means arranged to supply, from auxiliary control pulses originating from the time base, the second control pulses allowing the second time related data item to be formed and displayed. The timepiece can thus be arranged in particular to derive, from pulses at 1 Hz originating from the time base at the output of the frequency divider circuit, second control pulses having a frequency of 1/86.4 Hz in order to form a second time related data item to a thousandth of a day, despite the fact that the division ratio of these frequencies is not integer.

Another advantage of the present invention thus lies in the fact that only one time base is used to generate the different control pulses of the first and second time related data items and that it is consequently possible to adapt the electronic system of a conventional timepiece so that it allows the display of a time related data item based on the decimal system.

Other features and advantages of the present invention will appear upon reading the following detailed description, made with reference to the annexed drawings given solely by way of example and in which:

- Figure 1 shows a simplified block diagram of a timepiece constituting a first embodiment of the present invention;
- Figure 2 shows a simplified block diagram of a timepiece constituting a second embodiment of the present invention;
- Figures 3a and 3b show plane view of timepieces according to the present invention illustrating different possibilities for the display of the time related data;
- Figure 4 shows a flow chart of the implementation of a first alternative embodiment of the generating means allowing control pulses to be supplied for the display of the time related data item based on the decimal system;
- Figure 5 shows a second alternative embodiment of the generating means allowing control pulses to be supplied for the display of the time related data item based on the decimal system;

25

30

20

15

- Figures 5a to 5c show examples of the application of the second alternative embodiment of generating means 14 illustrated in Figure 5;
- Figure 6 shows a third alternative embodiment of the generating means allowing the control pulses to be supplied for the display of the time related data item based on the decimal system; and
- Figure 6a shows an example of the application of the third alternative embodiment of generating means 14 illustrated in Figure 6.

5

10

15

20

25

Figure 1 shows, in the form of a simplified block diagram, a timepiece constituting a first embodiment of the present invention. This timepiece includes in series a time base 2, typically formed of a quartz oscillator, a frequency divider circuit 4 including N binary division stages 4.1 to 4.N and supplying first control pulses I₁, and first display means 6 controlled by first control pulses I₁. A quartz oscillator supplying pulses at a frequency of 32,768 Hz and a frequency divider circuit including N=15 binary division stages will typically be used, so as to generate first control pulses I₁ having a frequency of 1 Hz. In the following description, the aforementioned numerical values will be used by way of non limiting example.

First display means 6 are controlled by first control pulses I1and are arranged in a conventional manner so that they allow a first time related data item H₁ based on the H-M-S system, to be formed and displayed.

The timepiece according to the present invention further include generating means 14 supplying second control pulses I₂ whose frequency is determined by the decimal division adopted, namely for example 1/86.4 Hz in the case where a division into thousandths of a day is adopted. These generating means 14 are controlled by auxiliary control pulses I_L originating from time base 2 and supplied, in this embodiment, at the output of one of binary division stages 4.1 to 4.N of frequency divider circuit 4, this stage being indicated by the reference 4.L and being able to be chosen from among the group of binary division stages 4.1 to 4.N. It will be noted that the frequency of auxiliary control pulses I_L is equivalent to the frequency of the pulses supplied by time base 2 reduced by a factor of 2^L.

Alternative embodiments of generating means 14 will be presented in more detail in the following description.

Second display means 16 are connected in series with generating means 14. These second display means 16 are controlled by the second control pulses l_2 and are arranged so that they allows a second time related data item H_2 , based on the decimal system to be formed and displayed.

Figure 2 shows, in the form of a simplified block diagram, a timepiece constituting a second embodiment of the present invention. This timepiece includes in series, time base 2, frequency divider circuit 4, first and second display means 6 and 16, as well as generating means 14 for second control pulses I₂.

10

15

20

25

This timepiece further includes N* additional binary division stages 4.N+1 to 4.N+N* connected after frequency divider circuit 4. Generating means 14 are controlled by auxiliary control pulses I_L also originating from time base 2 and supplied, in this embodiment, at the output of additional binary division stages 4.N+1 to 4.N+N*. It will be noted that the frequency of auxiliary control pulses I_L is equivalent, in this case, to the frequency of the pulses supplied by time base 2 reduced by a factor of 2^{N+N^*} .

The embodiments illustrated in Figures 1 and 2 thus allow the display of a first time related data item H_1 , based on the H-M-S system, and a second time related data item H_2 , based on the decimal system. In these two embodiments, the second control pulses I_2 are thus generated from auxiliary control pulses I_L originating from time base 2.

It will be noted that the timepiece according to the present invention further includes correction means allowing different time related data to be adjusted. These correction means have not been described here and are not shown in Figures 1 and 2. Those skilled in the art will however know how to make these correction means so that they allow each time related data item to be adjusted in a suitable manner.

It will further be noted that the embodiments shown in Figures 1 and 2 are in no way limiting. In particular, additional display means can further be provided so as to

allow additional time related data based on the H-M-S system or the decimal system to be formed and displayed.

It will also be noted that those skilled in the art will know how to make display means 6 and 16 in a suitable manner. It will be noted in particular that these means may advantageously be made in the form of an analogue hand display controlled by electromechanical means or in the form of a digital display. By way of example, Figures 3a and 3b show plane views of timepieces according to the present invention illustrating different possibilities for the display of time related data H₁ and H₂.

As is illustrated in Figure 3a, first display means 6 of first time related data item H₁ can be made in the form of a digital display allowing, for example, the display of time related data item H₁ in accordance with a conventional "HM:MM" format. Alternatively, these first display means can for example include, as is shown in Figure 3b, first and second hands driven by electromechanical means (not shown) and allowing respectively the display of the hours and the minutes.

10

15

20

25

30

Second display means 16 of second time related data item H_2 are advantageously formed, as is illustrated in Figures 3a and 3b, of a digital display including, in this example, 3 digits so as to allow the display of the second time related data item H_2 in thousandths of a day. These second display means 16 may however also be made in the form of an analogue hand display driven by electromechanical means in a similar way to first display means 6 illustrated in Figure 3b.

With reference to Figures 4 to 6 various alternative embodiments of generating means 14 allowing second control pulses I_2 to be supplied according to the invention will now be described.

It will be recalled that, according to the case being considered, i.e. for example a division into thousandths (86.4 seconds) or alternatively into ten-thousandths (8.64 seconds) of a day, second control pulses I₂ have to be supplied at a frequency of 1/86.4 Hz or 1/8.64 Hz respectively.

It will also be recalled that in the following description one will assume by way of non limiting example that time base 2 typically supplies pulses at a frequency of 32,768 Hz so that N=15 binary division stages 4.1 to 4.15 allow first control pulses I_1

to be supplied at a frequency of 1 Hz.

10

15

20

25

Auxiliary control pulses I_L are used, according to the present invention, to generate second control pulses I_L . The frequency of auxiliary control pulses I_L is determined by the binary division stage at the output of which they are supplied. According to the first embodiment described in Figure 1, this frequency is thus equal to the frequency of the pulses supplied by time base 2 reduced by a factor of 2^L . According to the second embodiment described in Figure 2, this frequency is equal to the frequency of the pulses supplied by time base 2 reduced by a factor 2^{N+N^*} .

The frequency division ratio of auxiliary control pulses I_L by the frequency of second control pulses I_2 defines a numerical value corresponding to the mean number of auxiliary control pulses I_L to be counted to generate a control pulse I_2 . Given that the frequency of the pulses supplied by time base 2 is typically equivalent to a binary power, the division ratio defines a non integer numerical value due to the decimal division of the day.

It will be noted that it is not possible to count a non integer number of auxiliary control pulses I_L . Consequently, within the scope of the present invention, integer numbers n and n+1 are defined respectively directly less than and greater than the aforementioned division ratio. These integer numbers n and n+1 thus correspond respectively to the integer numbers directly less than and greater than the mean number of auxiliary control pulses I_L to be counted to generate a control pulse I_2 .

In order for second control pulses l_2 to be generated at a mean frequency corresponding to the desired frequency, i.e. for example 1/86.4 Hz or 1/8.64 Hz, n and n+1 auxiliary control pulses l_L are thus successively counted in accordance with a determined counting sequence.

This counting sequence is formed of a succession of counting operations of n and n+1 auxiliary control pulses I_L . The division ratio defined hereinbefore determines the period as well as the number of counting operations at the end of which second control pulses I_2 are generated at the desired mean frequency.

- 9 -

This counting sequence is further preferably formed so that the spaces generated during the counting sequence are reduced to a minimum.

By way of example, in the case where second control pulses I₂ are generated at a mean frequency of 1/86.4 Hz from auxiliary control pulses IL at 1 Hz, i.e. in the case in which generating means 14 are connected to the last binary division stage 4.N of frequency divider circuit 4 (according to the first embodiment shown in Figure 1), the frequency division ratio is equal to 86.4. Generating means 14 are thus arranged to count successively n=86 and n+1=87 auxiliary control pulses IL.

The division ratio further defines that 5 control pulses I_2 must be generated during one period of 432 seconds. In this case, the counting sequence, repeated 200 times over a duration of 24 hours, is thus formed of a succession of 5 counting operations. In the present case, n=86 and n+1=87 auxiliary control pulses I_L are respectively counted 3 and 2 times during the 432 seconds, so that the mean frequency at which second control pulses I_2 are supplied is thus equal to 1/86.4 Hz.

10

15

20

25

In order for the spaces generated during the counting sequence to be reduced to a minimum, the 5 control pulses l_2 are preferably generated in accordance with the following counting sequence:

86-87-86-87-86

In such case, it will be noted that the maximum time error generated during the counting sequence is thus limited to \pm 0.4 seconds, i.e. of the order of 0.5% of the period of second control pulses l_2 .

Similarly, in the event that second control pulses I_2 are generated at a mean frequency of 1/86.4 Hz from auxiliary control pulses I_L at 1/8 Hz, i.e. in the event that generating means 14 are connected to the output of N*=3 additional binary division stages (according to the second embodiment shown in Figure 2), the frequency division ratio is equal to 10.8. Generating means 14 are thus arranged to count successively n=10 and n+1=11 auxiliary control pulses I_L .

The division ratio further defines that 5 control pulses I_2 must be generated during one period of 432 seconds. In this case, the counting sequence, repeated 200 times over a duration of 24 hours, is thus formed of a succession of 5 counting operations. In the present case, n=10 and n+1=11 auxiliary control pulses I_L are respectively counted 1 and 4 times during the 432 seconds, so that the mean frequency at which second control pulses I_2 are supplied is thus equal to 1/86.4 Hz.

In order for the spaces generated during the counting sequence to be reduced to a minimum, the 5 control pulses l_2 are preferably generated in accordance with the following counting sequence:

11-11-10-11-11

In such case, it will be noted that the maximum time error generated during the counting sequence is thus limited to \pm 1- 3.2 seconds, i.e. of the order of 4% of the period of second control pulses I_2 .

Similarly, in the event that second control pulses I_2 are generated at a mean frequency of 1/8.64 Hz from auxiliary control pulses I_L at 1 Hz, i.e. in the event that generating means 14 are connected to the output of the last binary division stage 4.N of frequency divider circuit 4 (according to the first embodiment shown in Figure 1), the frequency division ratio is equal to 8.64. Generating means 14 are thus arranged to count successively n=8 and n+1=9 auxiliary control pulses I_L .

The division ratio further defines that 25 control pulses I_2 must be generated during one period of 216 seconds. In this case, the counting sequence, repeated 400 times over a duration of 24 hours, is thus formed of a succession of 25 counting operations. In the present case, n=8 and n+1=9 auxiliary control pulses I_L are respectively counted 9 and 16 times during the 216 seconds, so that the mean frequency at which second control pulses I_2 are supplied is thus equal to 1/8.64 Hz.

In order for the spaces generated during the counting sequence to be reduced to a minimum, the 25 control pulses I_2 are preferably generated in accordance with the following counting sequence:

9,-8,-9,-9,-8,-9,-8,-9,-9,-8,-9,-9,-8,-9,-9,-8,-9,-8,-9,-8,-9,-8,-9

25

10

15

20

- 11 -

In such case, it will be noted that the maximum time error generated during the counting sequence is thus limited to \pm 0.48 seconds, i.e. of the order of 5.5% of the period of second control pulses l_2 .

Generally, it will be noted that the choice of auxiliary control pulses $l_{\rm L}$ determines on the one hand the accuracy with which second control pulses $l_{\rm 2}$ are generated, and on the other hand, the size of the registers/counters necessary for counting auxiliary control pulses $l_{\rm L}$.

5

10

15

20

25

30

Various alternative embodiments of generating means 14 based on the aforementioned principle will now be described.

Figure 4 shows a flow diagram of the implementation of generating means 14 constituting a first alternative embodiment according to the present invention. According to this first variant, generating means 14 can advantageously be made in the form of an integrated circuit including a programmed microprocessor. Those skilled in the art will know, from the indications provided here, how to program the microprocessor, so as to allow it to perform the functions described.

With reference to the flow diagram illustrated in Figure 4, the counting sequence begins at the block indicated by the reference 400.

At block 402, a counting register COMPT is incremented at each auxiliary control pulse I_L . This counting register COMPT includes a sufficient number of bits to allow the counting of at least n+1 auxiliary control pulses I_L . By way of example, in order to allow counting of n+1=87 auxiliary control pulses I_L , this counting register COMPT includes at least 7 bits.

A first test is effected at block 404 so as to check whether the value of counting register COMPT has reached value n. Counting register COMPT is incremented at block 402 at each auxiliary control pulse I_L as long as the value thereof is less than value n, this being indicated by the affirmative output of test block 404.

When the value of counting register COMPT reaches value n, represented by the negative output of test block 404, a second test is then performed at block 406 so as to check whether the value of counting register COMPT has passed value n.

The negative output of test block 406 leads to the third test indicated at block 408. At this stage, it is checked whether, according to the counting sequence, counting register COMPT has to be stopped at value n. If necessary, a control pulse

•

 I_2 is generated at block 410, i.e. after the counting of n auxiliary control pulses I_L . In the contrary case, counting register COMPT is incremented at block 402 and, following the affirmative result of the test performed at block 406, the control pulse I_2 is then generated at block 410, i.e. after the counting of n+1 auxiliary control pulses I_L .

Following the generation of control pulse I₂ at block 410, counting register COMPT is initialised at block 412 and the process begins again at block 400.

5

10

15

20

25

30

In order to perform the test indicated at block 408 it is convenient to use a table representing the counting sequence and consequently including as many entries as there are counting operations.

This table preferably includes binary values representing the counting operation to be performed, i.e. for example the binary value « 0 » if n auxiliary control pulses I_L have to be counted or the binary value « 1 » if n+1 auxiliary control pulses I_L have to be counted. In this case, a binary word including as many bits as there are counting operations allows the table representing the counting sequence to be easily formed.

The use of a table representing the counting sequence is not however necessary in all cases. As will be seen hereinafter with reference to different embodiment examples, certain alternatives and simplifications could be envisaged.

It will also be mentioned that the process described hereinbefore is preferably executed in phase with the current value of the second time related data item H_2 so as to assure that the counting sequence is not out of phase therewith. A register containing the value of the second time related data item H_2 being displayed will preferably be used so as to determine which counting operation needs to be performed.

In particular, in the event that a table is used, the register containing the value of the second time related data item H_2 being displayed allows an indexation value to be defined for the various table entries by a simple modulo calculation. Modulo of course means the arithmetical calculation giving the remainder of a division by a determined number.

In the case already discussed hereinbefore in which second control pulses l_2 are generated at a mean frequency of 1/86.4 Hz from auxiliary control pulses $l_{\scriptscriptstyle L}$ at

1 Hz, it will be recalled that the counting sequence is preferably determined so that 5 control pulses I₂ are generated in accordance with the following counting sequence:

86-87-86-87-86

This counting sequence can thus be represented by a table with 5 entries, preferably made using the following 5 bit word:

«01010»

With reference once again to Figure 4, the test which is performed at block 408 is thus carried out by seeking the corresponding value in the table.

Preferably, a register containing the value of the second time related data item H_2 being displayed will be used, or at least the value (0 to 9) of the thousandths of a day displayed. A modulo-5 operation on the value of this register thus allows an indexation value (0 to 4) to be obtained from the table.

In this example, one alternative to using the table consists in directly using the result of the modulo-5 operation on the register containing the value of the thousandths of a day displayed. It will be noted that, in this example, the counting operations by n=86 and n+1=87 are alternated. Consequently, it is possible to determine whether n auxiliary control pulses I_L have to be counted checking whether the result of the modulo-5 operation is an even number. Respectively, it is determined whether n+1 auxiliary control pulses I_L have to be counted checking whether the result is an odd number.

In the case already discussed hereinbefore in which second control pulses I_2 are generated at a mean frequency of 1/86.4 Hz from auxiliary control pulses I_L at 1/8 Hz, it will be recalled that the counting sequence is preferably determined so that 5 control pulses I_2 are generated in accordance with the following counting sequence:

11-11-10-11-11

This counting sequence can thus be represented by a table with 5 entries, preferably made using the following 5 bit word:

«11011»

In this case also, a register containing the value of the thousandths of a day displayed will be used, in order to obtain from the table via a modulo-5 operation an indexation value (0 to 4).

25

10

15

20

In the case already discussed hereinbefore in which second control pulses l_2 are generated at a mean frequency of 1/8.64 Hz from auxiliary control pulses l_L at 1 Hz, it will be recalled that the counting sequence is preferably determined so that 25 control pulses l_2 are generated in accordance with the following counting sequence:

9-8-9-9-8-9 -8-9-9 -8-9-9 -8-9-9 -8-9-8 -9-9-8-9

This counting sequence can thus be represented by a table with 25 entries, preferably made using the following 25 bit word:

5

10

15

20

25

«101 101 011 011 011 011 010 110 1»

With reference once again to Figure 4, the test which is performed at block 408 is thus carried out by seeking the corresponding value in the table.

Preferably, a register containing at least the value (0 to 99) of the thousandths and ten-thousandths of a day displayed will be used. A modulo-25 operation on the value of this register thus allows an indexation value (0 to 24) to be obtained from the table.

Figure 5 illustrates a second alternative embodiment of generating means 14 allowing second control pulses l_2 to be supplied.

As is shown in Figure 5, these generating means 14 include a primary counter 141 arranged to count n auxiliary control pulses I_L , and inhibition means 142 of primary counter 141. Inhibition means 142 are controlled by auxiliary control pulses I_L and are situated upstream of primary counter 141 so as to periodically inhibit a determined number of auxiliary control pulses I_L at the input thereof. Second control pulses I_2 are supplied at the output of primary counter 141.

Inhibition means 142 preferably include a secondary counter 144 arranged to count m auxiliary control pulses I_L, a logic detection circuit 146 coupled to different stages of secondary counter 144 so as to detect k intermediate states thereof (selected from among states 0 to m-1) during which auxiliary control pulses I_L are inhibited, and a logic AND gate, indicated by the reference 148, including 2 inputs, one being inverted and connected to the output of logic detection circuit 146 and the other receiving auxiliary control pulses I_L.

Inhibition means 142 thus allow k auxiliary control pulses I_L to be inhibited periodically upstream of primary counter 141, i.e. during a period in which m pulses I_L are supplied.

When one of the k intermediate states is detected by logic detection circuit 146, the latter thus sends an inhibition signal blocking the output of the logic AND gate for the duration of one auxiliary control pulse I_L so that primary counter 141 does not « see » this pulses and does not take it into account.

5

10

15

20

25

The k intermediate states will preferably be chosen so that they are equidistant from each other, in order to minimise the spaces generated.

Figure 5a illustrates a first example of the second alternative embodiment shown in Figure 5, applied to the case in which second control pulses I₂ are generated at a mean frequency of 1/86.4 Hz from auxiliary control pulses IL having a frequency of 1 Hz, i.e. in the case in which generating means 14 are connected to the output of the last binary division stage 4.N of frequency divider circuit 4 (in accordance with the first embodiment shown in Figure 1).

It will be recalled that the division ratio between the frequency of auxiliary control pulses I_L and the frequency of the second control pulses is equal in this case to 86.4. Primary counter 141 is thus formed of a counter by n=86. It follows that 2 auxiliary control pulses I_L must be inhibited during the period (432 seconds) in which 432 auxiliary control pulses I_L are supplied, i.e., by simplification, 1 pulse per 216. For this purpose, secondary counter 144 is formed of a counter by m=216 and logic detection circuit 146 is arranged to detect k=1 intermediate states (selected from among states 0 to 215) of secondary counter 144 during which one auxiliary control pulse I_L is inhibited upstream of primary counter 141. During one period of 432 seconds, primary counter 141 only «sees » 430 pulses. 5 control pulses I_2 are thus supplied at the output of primary counter 141 during one period of 432 seconds, i.e. at the mean frequency of 1/86.4 Hz.

The counter by 86 can easily be made by means of a 7 bit binary counter arranged to be initialised after 86 pulses. Likewise, the counter by 216 requires an

8 bit counter arranged to be initialised after 216 bits.

10

15

20

25

Figure 5b illustrates a second example of the second alternative embodiment shown in Figure 5 applied to the case in which second control pulses I₂ are generated at a mean frequency of 1/86.4 Hz from auxiliary control pulses IL having a frequency of 1/8 Hz, i.e. in the case in which generating means 14 are connected to the output of N*=3 additional binary division stages (in accordance with the second embodiment shown in Figure 2).

It will be recalled that the division ratio between the frequency of auxiliary control pulses I_L and the frequency of the second control pulses is equal in this case to 10.8. Primary counter 141 is thus formed of a counter by n=10. It follows that 4 auxiliary control pulses I_L must be inhibited during the period (432 seconds) in which 54 auxiliary control pulses I_L are supplied, i.e., by simplification, 2 pulses per 27. For this purpose, secondary counter 144 is formed of a counter by m=27 and logic detection circuit 146 is arranged to detect k=2 intermediate states (selected preferably equidistant from among states 0 to 26) of secondary counter 144 during which one auxiliary control pulse I_L is inhibited upstream of primary counter 141. During one period of 432 seconds, primary counter 141 only «sees » 50 pulses. 5 control pulses I_2 are thus supplied at the output of primary counter 141 during one period of 432 seconds, i.e. at the mean frequency of 1/86.4 Hz.

In this example the counters by 10 and by 27 thus require 4 and 5 bit counters respectively.

Figure 5c illustrates a third example of the second alternative embodiment shown in Figure 5 applied to the case in which second control pulses l_2 are generated at a mean frequency of 1/8.64 Hz, i.e. 25 pulses during one period of 216 seconds, from auxiliary control pulses l_L having a frequency of 1 Hz, i.e. in the case in which generating means 14 are connected to the output of the last binary division stage 4.N of frequency divider circuit 4 (in accordance with the first embodiment shown in Figure 1).

THIS PAGE BLANK (UBPR)

It will be recalled that the division ratio between the frequency of auxiliary control pulses I_L and the frequency of the second control pulses is equal in this case to 8.64. Primary counter 141 is thus formed of a counter by n=8. It follows that 16 auxiliary control pulses I_L must be inhibited during the period (216 seconds) in which 216 auxiliary control pulses I_L are supplied, i.e., by simplification, 2 pulses per 27. For this purpose, secondary counter 144 is formed of a counter by m=27 and logic detection circuit 146 is arranged to detect k=2 intermediate states (selected preferably equidistant from among states 0 to 26) of secondary counter 144 during which one auxiliary control pulse I_L is inhibited upstream of primary counter 141. During one period of 216 seconds, primary counter 141 only «sees » 200 pulses. 25 control pulses I_2 are thus supplied at the output of primary counter 141 during one period of 216 seconds, i.e. at the mean frequency of 1/8.64 Hz.

In this example the counters by 8 and by 27 thus require 3 bit and 5 bit counters respectively.

10

15

20

25

It is to be noted that numerous examples of the second alternative embodiment, which cannot all be shown here, can also be achieved. It will be noted that the frequency of auxiliary control pulses I_L defines the accuracy with which second control pulses I_2 are supplied. Indeed, the higher the frequency of auxiliary control pulses I_L , the greater the accuracy with which second control pulses I_2 are supplied. However, it will be noted that this involves on the other hand thus use of counters including a significant number of stages.

Figure 6 illustrates a third alternative embodiment of generating means 14 allowing second control pulses I₂ to be supplied.

As is shown in Figure 6, these generating means 14 include a primary counter 241 arranged to count n+1 auxiliary control pulses I_L, and initialisation means 242 coupled to primary counter 241. Second control pulses I₂ are supplied at the output of primary counter 241 and are used to control initialisation means 242 so as to initialise periodically primary counter 241 with a value k corresponding to a complementary number of auxiliary control pulses I_L.

Initialisation means 242 preferably include a secondary counter 244 arranged for counting m second control pulses I_2 and an initialisation circuit 246 coupled to the different stages of primary counter 241 so as to periodically initialise the latter, i.e. after m pulses I_2 have been supplied, with a value k corresponding to the complementary number of auxiliary control pulses I_L necessary for primary counter 241 to supply second control pulses I_2 at the appropriate mean frequency.

Thus, after the generation of m control pulses I_2 , primary counter 241 is periodically initialised with a value k so as to compensate for the missing auxiliary control pulses I_L .

10

15

20

25

30

Figure 6a illustrates an example of the third alternative embodiment shown in Figure 6 applied to the case in which second control pulses I_2 are generated at a mean frequency of 1/86.4 Hz from auxiliary control pulses I_L having a frequency of 1 Hz, i.e. in the case in which generating means 14 are connected to the output of the last binary division stage 4.N (4.15) of frequency divider circuit 4 (in accordance with the first embodiment shown in Figure 1).

It will be recalled that the division ratio between the frequency of auxiliary control pulses I_L and the frequency of the second control pulses is equal in this case to 86.4.

Primary counter 241 is thus formed of a counter by n+1=87. It follows that the latter has to be initialised every 432 seconds with a start value k=3 corresponding to the complementary number of auxiliary control pulses l_L. For this purpose, secondary counter 244 is formed of a counter by m=5 and initialisation circuit 246 is arranged to inject the value k=3 into the first two stages of primary counter 241 as the start value.

During one period of 432 seconds, primary counter 241 thus counts 435 pulses. 5 control pulses I₂ are thus supplied at the output of primary counter 241 during one period of 432 seconds, i.e. at the mean frequency of 1/86.4 Hz.

In this example, the counters by 87 and by 5 require 7 and 3 bit counters respectively.

It will be noted finally that several modifications and/or improvements can be made to the timepiece according to the present invention without departing from the scope thereof. It will thus be recalled in particular that additional display means may

be provided so as to allow additional time related data based on the H-M-S or decimal system to be formed and displayed.

CLAIMS

15

20

25

Electronic timepiece allowing the display of at least a first (H₁) and a second (H₂) time related data item, said first time related data item (H₁) being based on the Hour-Minute-Second system (H-M-S), this timepiece including a time base (2) supplying pulses to a frequency divider circuit (4) including N binary division stages
 (4.1 to 4.N) and supplying first control pulses (I₁) allowing said first time related data item (H₁)to be formed and displayed,

this timepiece being characterised in that said second time related data item (H₂) is based on a decimal system in which the time is divided at least into thousandths of a day, this timepiece further including generating means (14) arranged to supply, from auxiliary control pulses (I_L) originating from said time base (2), second control pulses (I₂) allowing said second time related data item (H₂) to be formed and displayed.

- 2. Electronic timepiece according to claim 1, characterised in that said auxiliary control pulses (I_L) are supplied at an output of one (4.L) of the binary division stages (4.1 to 4.N) of said frequency divider circuit (4).
- 3. Electronic timepiece according to claim 1, characterised in that said auxiliary control pulses (I_L) are supplied at an output of N* additional binary division stages (4.N+1 to 4.N+N*) connected after said frequency divider circuit (4) upstream of said generating means (14).
- 4. Electronic timepiece according to claim 2 or 3, characterised in that said generating means (14) are arranged to count successively the auxiliary control pulses (I_L) in accordance with a counting sequence formed of counting operations of n and n+1 auxiliary control pulses (I_L) succeeding each other in accordance with a determined order so that said generating means (14) supply the second control pulses (I₂) at a mean frequency allowing said second time related data item (H₂) based on the decimal system to be formed, n being an integer number directly less than the division ratio of the frequency of said auxiliary control pulses (I_L) by the frequency of said second control pulses (I₂).

5. Electronic timepiece according to claim 4, characterised in that said counting operations of n and n+1 auxiliary control pulses (I_L) follow each other in accordance with an order determined so that the second control pulses (I₂) are supplied with minimum time error.

5

10

15

- 6. Electronic timepiece according to claim 4 or 5, characterised in that said counting sequence is comprised in a table including as many entries as there are counting operations.
- 7. Electronic timepiece according to claim 6, characterised in that said table is formed of a binary word in which the binary value « 0 » indicates that n auxiliary control pulses (I_L) must be counted and the binary value « 1 » indicates that n+1 auxiliary control pulses (I_L) must be counted.
- 8. Electronic timepiece according to claim 6 or 7, characterised in that the entries of said table are indexed by means of a register containing a value of said second time related data item (H₂).
- 9. Electronic timepiece according to claim 4 or 5, characterised in that said counting operations of n or n+1 auxiliary control pulses (I_L) are determined by means of a register containing a value of said second time related data item (H_2).
- 10. Electronic timepiece according to claim 2 or 3, characterised in that said generating means (14) include a primary counter (141) arranged for counting n auxiliary control pulses (I_L), and inhibition means (142) for said primary counter (141) arranged for periodically inhibiting K auxiliary control pulses (I_L) upstream of said primary counter (141), so that the latter supplies the second control pulses (I₂) at a mean frequency allowing said second time related data item (H₂) based on the decimal system to be formed, n being an integer number directly less than the division ratio of the frequency of said auxiliary control pulses (I_L) by the frequency of said second control pulses (I₂).

- 11. Electronic timepiece according to claim 10, characterised in that said inhibition means (142) include a secondary counter (144) arranged for counting m auxiliary control pulses (I_L), a logic detection circuit (146) coupled to said secondary counter (144) so as to detect k intermediate states thereof, and an AND logic gate (148) including two inputs, one being inverted and connected to an output of said logic detection circuit (146) and the other receiving said auxiliary control pulses (I_L), said logic detection circuit (146) sending an inhibition signal blocking the AND logic gate (148) when one of the k intermediate states is detected, so that one auxiliary control pulse (I_L) is inhibited upstream of said primary counter (141).
- 12. Electronic timepiece according to claim 11, characterised in that said k intermediate states are selected so as to be equidistant from each other.

10

15

20

25

- 13. Electronic timepiece according to claim 2 or 3, characterised in that said generating means (14) include a primary counter (241) arranged for counting n+1 auxiliary control pulses (I_L), and initialisation means (242) coupled to said primary counter (241) and arranged for periodically initialising said primary counter (241) with a value k corresponding to a complementary number of auxiliary control pulses (I_L) so that said primary counter (241) supplies the second control pulses (I₂) at a mean frequency allowing said second time related data item (H₂) based on the decimal system to be formed, n+1 being an integer number directly greater than the division ratio of the frequency of said auxiliary control pulses (I_L) by the frequency of said second control pulses (I₂).
- 14. Electronic timepiece according to claim 13, characterised in that said initialisation means (242) include a secondary counter (244) arranged for counting m second control pulses (I₂) and an initialisation circuit (246) coupled to said primary counter (241), said secondary counter (244) providing a signal to said initialisation circuit (244) every m second control pulses (I₂) so that said primary counter (241) is initialised with a value k.

- 15. Electronic timepiece according to any of claims 1 to 14, characterised in that said generating means (14) supply said second control pulses (I₂) at a mean frequency of 1/8.64 Hz.
- 16. Electronic timepiece according to any of claims 1 to 14, characterised in
 5 that said generating means (14) supply said second control pulses (I₂) at a mean frequency of 1/86.4 Hz.

<u>ABSTRACT</u>

ELECTRONIC TIMEPIECE INCLUDING A TIME RELATED DATA ITEM BASED ON A DECIMAL SYSTEM

The present invention relates to an electronic timepiece allowing the display of at least one first time related data item (H₁) conventionally based on the Hour-Minute-Second system, and at least one second time related data item (H₂) based on a decimal system in which the time is divided at least into thousandths of a day. For this purpose the timepiece according to the present invention includes generating means (14) which, from auxiliary control pulses (I_L) originating from the time base (2), allow second control pulses (I₂) to be supplied allowing said second time related data item (H₂) to be formed and displayed.

10 Figures 1 & 2